为什么说芯片制造比芯片设计更难?难在哪个步骤上?

具体原因如下：

不同种类的芯片所面临的物理极限的挑战是不一样来自的，我们来分类看一下芯片制造。

先来看3D-NAND芯片芯片制造。NAND这个词在外行的看来比较陌生，但实际上离我们并不遥远，我们买的很多固态硬盘的核心存储芯片，就是3还知D-NAND芯片。

国产3D NAND芯片之所以落判木夫席基补自会山家后，就是在于国产芯片的堆360问答叠层数较低，目前国产芯片最高可以做到64层，而一线大厂，如三星、海力士、镁光等，已经可以做到128层及以上芯片制造。叠加的层数越多，工艺制造上遭遇的难度与问题就会越大府杂进演洋始而，电路搭错的几率就会越高。

3D 发真防海NAND芯片的制造难度在于：在水平方向上，要解决增加图案密度的问题，以增加存储密度；永氧到问报供员缺夜侵在垂直方向上，又要解决高深宽比（HAR）刻蚀均匀性的问题芯片制造。

实际上，在芯片研发与制造过程中，类似的例子数不胜数，新的工艺失效模型永远在颠覆着我们的认知，有的时候甚至会感叹这是一门玄学，我们要做的，就是不断地挑战微观控制的极限芯片制造。

我们再来说一下逻辑芯片芯片制造。住好我们日常接触的CPU芯片、显卡行型反段守断掌芯片都隶属于此范畴香。逻辑芯片在器件上要解决的首要问题就是，随着随着摩尔州妒设首定律的推进以及尺寸的缩小，CMOS器件在某些电性能方面出现了衰名退，这就需要新的器件设计。我在另一篇回答中对此有过科普性的讲解，这里就不重树革适现倍自复介绍了。

比如，为了让尺寸附缩小，分辨率更高，光刻工艺会采用浸没式光刻芯片制造。所谓的浸没式，就是让光源与光刻胶之间使用水来充当光路介质，这就对光刻机台以及工艺提出更高的挑战。

尺寸的缩小不仅仅体现在图案的目象尺寸上，垂直方向上的五薄膜高度的要求也越来越高芯片制造。在这样的背景下，原子层沉积（ALD）技却术被发明出来，这样在薄膜厚度上看八市际可以精确地控制到只有几层原子的厚度。ALD可沉积任意心正读伟钱较呢叫静反层原子厚度的薄膜。

但是，工艺越先进，工艺缺还收信在图助清光五末陷与失败的几率也会增加，其原因，用业界术语来说，就是工艺的window在缩小芯片制造。所谓的window，就是允许的工艺参数浮动的范围。在关键的步骤里，一旦工艺指标跑出了limit，芯片制造失败的风险就会大大增加。因此，越是先进的工艺，就越要保证工艺的稳定性。

而且，也会出现很多很“玄学”的现象芯片制造。比如，在先进节点的dry etch工艺中，往往会出现”pitch walking“现象。pitch walking，是指芯片某一层图案的周期结构并没有按照掩膜版的设计呈现，而是出现了个别线条的挪动，它会导致图案的周期性受到破坏。